问题标签 [hdl-coder]

我在 FPGA 开发板上有 4 个按钮，所以我写了

不幸的是，HDL Coder 把它变成了下面的 VHDL 块：

我就是不明白。你能帮我弄清楚这里发生了什么吗？

我正在尝试创建一个用于 FPGA 的简单 DDS/NCO。我在 simulink 中有一个有效的 DDS。但是当我尝试使用 HDL 转换器将其转换为 HDL 时，我收到了上述错误。唯一的问题是我收到该错误的块在我的设计中不再存在。关闭和重新打开程序并没有更新它。当模块与 HDL 编码器不兼容时，通常会收到此错误。但是我相当肯定我所有的其他块确实是兼容的。

如果这完全相关，我正在使用 Matlab R2014a

谢谢

对不起，如果我说些傻话。请原谅我：我正在尝试使用 HDL 编码器将 Matlab 代码（如下所示）转换为 VHDL 代码。它包含一个名为 sum 的函数。但是当我尝试转换它给出的代码时我的错误：

当输入的大小在运行时可能发生变化时，代码生成仅支持 SumModes 'SpecifyPrecision' 和 'KeepLSB' for 'SUM'。

但问题是我以前从未使用过函数。任何人都可以帮我解决它。应该如何更改我的代码以将其转换为 VHDL。这真的很好！

这是 y1 和 y2 的互相关。y1 和 y2 是两个相同长度的向量，n 是 y1 的长度。我真的卡住了请帮忙！提前致谢！

我正在尝试使用 HDL Coder 将 matlab 代码转换为 VHDL。当我尝试模拟我的模型时，它给了我错误：

我在我的块中使用了固定数据类型。有谁知道我可以如何消除这个错误。这将是很大的帮助

我在 Simulink/HDL 编码器中有一个系统（请参见下图）。我有 3 个输出和 3 个输入。我希望我的系统运行 10 次。在每次迭代之后，它应该选择输出并将它们用作输入。我怎么能这样做？

在附图中，模型给出了3输入和3输出。我想10循环运行这个模型时间。请任何人知道我如何使用输出作为从第二次运行到运行的输入，10请帮助我。我想使用我的输出（1 到 3）作为从第二次到第 10 次迭代的输入。

第一次运行：3输入是10，24和21，
第二次运行直到10th：out1 用于代替第一个input(10)，out2用于第二个input(24)，out3用于第三个input(21) 非常感谢

我正在尝试cosimulation使用 ModelSim 10.2c 在 HDL Coder 中执行。但出现以下错误：

Failed Cannot connect to 'Mentor Graphics ModelSim' HDL simulator

请问有谁知道这个错误的原因是什么？

非常感谢

我制作了一个 Matlab 程序，它可以检测 2 个圆是否相互交叉并输出交叉点的坐标。现在，我正在尝试将代码转换为用于 FPGA 实现的 vhdl。

在我的代码中，HDL Workflow Advisor 中仍然存在错误的函数之一是：

错误：

1. 变量“p1”。不支持可变大小数据。
2. 变量“p2”。不支持可变大小数据。
3. 变量“θ”。不支持可变大小数据。

用一个小测试文件来模拟传入的数据：

在 Workflow Advisor 中，我收到：不支持可变大小数据 - 第 1 行出现错误。

我理解这是因为像 C 这样的静态类型语言必须能够在编译时确定变量属性，而在 Matlab 中它是动态发生的。

我想要一些关于如何正确重写代码以使其准备好 hdl 的简单功能的帮助。

提前致谢

我正在尝试在 Matlab 中编写一个将被翻译为 Verilog 的模块。我的模块有很多输入，所以我想将它们组合成一个唯一的位串，这样模块就只有一个输入。问题是这个输入会很长，Matlab给我错误：

输入类型超过最大位数（128）

我怎样才能避免这种情况？

谢谢！！！

当我尝试通过 HDL 编码器进行转换时收到此错误消息。有人能帮我吗？谢谢！

错误：

输入信号：