我正在尝试将 80 位扩展精度浮点数(在缓冲区中)转换为双精度。缓冲区基本上包含 x87 寄存器的内容。
这个问题帮助我入门,因为我对 IEEE 标准并不十分熟悉。无论如何,我正在努力寻找有关 80 位格式的次规范(或非规范化)数字的有用信息。我所知道的是,与 float32 或 float64 不同,它在尾数中没有隐藏位(没有隐含添加 1.0),因此了解数字是否标准化的一种方法是检查尾数中的最高位是否已设置. 这给我留下了以下问题:
根据维基百科告诉我的内容,float32 和 float64 表示一个(有偏的)指数为 0 且尾数非零的次正规数。
- 这在 80 位浮点数中告诉我什么?
- 尾数 < 1.0 的 80 位浮点数甚至可以有非零指数吗?
- 或者,指数为 0 的 80 位浮点数甚至可以有尾数 >= 1.0 吗?
编辑:我想问题归结为:
我可以期望 FPU 清理 x87 寄存器中的指数和最高尾数位吗?
如果不是,转换结果应该是什么数字?在那种情况下我应该完全忽略指数吗?还是qNaN?
编辑:
我阅读了英特尔手册(英特尔® 64 和 IA-32 架构软件开发人员手册,第 1 卷:基本架构)中的 FPU 部分,这没有我担心的那么可怕。事实证明,未定义以下值:
- 指数 == 0 + 设置了最高位的尾数
- 指数 != 0 + 尾数没有最高位设置
它没有提到这些值是否可以在野外出现,也没有提到它们是否在内部转换。所以我实际上掸掉了 Ollydbg 并手动设置了 x87 寄存器中的位。我制作了 ST(0) 以包含指数中设置的所有位和尾数 0。然后我让它执行
FSTP QWORD [ESP]
FLD QWORD [ESP]
存储的值[ESP]
被转换为信号 NaN。之后FLD
,ST(0)
包含一个安静的 NaN。
我想这回答了我的问题。我接受了J-16 SDiZ的解决方案,因为它是最直接的解决方案(尽管它没有明确解释一些更精细的细节)。
总之,案子解决了。谢谢大家。