这是测试台
`timescale 1 ps/ 1 ps
module sum_fix_vlg_tst();
reg select;
reg [7:-8] valor_a;
reg [7:-8] valor_b;
// wires
wire [8:-8] result_fx;
sum_fix i1 (
.result_fx(result_fx),
.select(select),
.valor_a(valor_a),
.valor_b(valor_b)
);
initial
$monitor ("valor_a = %b, valor_b = %b, result_fx = %b", valor_a,
valor_b,result_fx);
initial
begin
#10
select = 1;
valor_a = 32'b0000000011111111;
valor_b = 32'b0000000011111111;
#20
valor_a = 32'b1111111111111111;
valor_b = 32'b1111111111111111;
#30
valor_a = 32'b1001100111001000;
valor_b = 32'b0001111000111101;
end
endmodule
这就是 uut
`timescale 1 ps/ 1 ps
module sum_fix (valor_a,valor_b,result_fx,select);
input [7:-8] valor_a,valor_b;
output reg [8:-8] result_fx;
input select;
always@ (valor_a or valor_b)
begin
if (select==1)
result_fx = valor_a + valor_b;
else
result_fx = valor_a - valor_b;
end
endmodule
在 Quartus 中编译得很好。然后我像这样启动 Modelsim：Tools > RTL simulation。它启动了 Modelsim，但它只在输入中给了我很多zzzzzzzzzzzzz和在输出中的xxxxxxxxxxxxxxx，没有任何波形。
我想说我不确定我是否将此测试台正确添加到项目中。我是初学者。我所做的是：Assignments > Settings > Compile Test：单击 Test Benches > new，查找文件并添加，然后确定。我不确定这是正确的方法，因为它看起来太复杂了。请帮助解决这个问题。
另外，我评论说我在 quartus 中启动了测试台编写器模板，但我最终更改了文件中的所有内容，最终结果是上面的代码。